半導体パッケージングは、従来の1D PCB設計から、ウェーハレベルでの最先端の3Dハイブリッドボンディングへと進化しました。この進歩により、高いエネルギー効率を維持しながら、1桁ミクロン単位の配線間隔と最大1000GB/sの帯域幅を実現しています。高度な半導体パッケージング技術の中核を成すのは、2.5Dパッケージング（コンポーネントを中間層上に並べて配置する）と3Dパッケージング（アクティブチップを垂直に積層する）です。これらの技術は、HPCシステムの将来にとって極めて重要です。
2.5Dパッケージング技術には様々な中間層材料が用いられ、それぞれに長所と短所があります。シリコン（Si）中間層（完全パッシブシリコンウェーハや局所的シリコンブリッジなど）は、最も微細な配線機能を提供することで知られており、高性能コンピューティングに最適です。しかし、材料費と製造コストが高く、パッケージ面積の制約にも直面します。これらの問題を軽減するため、局所的シリコンブリッジの使用が増加しています。これは、微細な機能が重要な箇所に戦略的にシリコンを採用することで、面積の制約にも対応できるからです。
ファンアウト成形プラスチックを用いた有機中間層は、シリコンよりもコスト効率の高い代替材料です。有機中間層は誘電率が低いため、パッケージ内のRC遅延を低減します。しかし、これらの利点にもかかわらず、有機中間層はシリコンベースのパッケージングと同等レベルの相互接続機能の削減を実現するのが難しく、高性能コンピューティングアプリケーションへの採用が制限されています。
ガラス中間層は、特にインテルが最近ガラスベースのテストビークルパッケージを発表したことを受けて、大きな注目を集めています。ガラスは、調整可能な熱膨張係数（CTE）、高い寸法安定性、滑らかで平坦な表面、パネル製造への対応力など、様々な利点を備えており、シリコンに匹敵する配線機能を備えた中間層材料として有望な候補となっています。しかし、技術的な課題に加え、ガラス中間層の主な欠点は、エコシステムが未成熟であることと、現状では大規模生産能力が不足していることです。エコシステムが成熟し、生産能力が向上するにつれて、半導体パッケージにおけるガラスベースの技術はさらに成長し、採用が進む可能性があります。
3Dパッケージング技術において、Cu-Cuバンプレスハイブリッド接合は、革新的な技術として注目を集めています。この先進技術は、SiO2などの誘電体と埋め込み金属（Cu）を組み合わせることで、恒久的な相互接続を実現します。Cu-Cuハイブリッド接合は10ミクロン未満、典型的には1桁ミクロン単位の間隔を実現でき、従来のマイクロバンプ技術（約40～50ミクロン）に比べて大幅な改善となります。ハイブリッド接合の利点としては、I/Oの増加、帯域幅の拡張、3D垂直スタッキングの改善、電力効率の向上、そして底面充填材が不要なため寄生効果と熱抵抗の低減などが挙げられます。しかしながら、この技術は製造が複雑で、コストも高くなります。
2.5Dおよび3Dパッケージング技術には、様々なパッケージング手法が含まれます。2.5Dパッケージングでは、上図に示すように、中間層材料の選択により、シリコンベース、有機ベース、ガラスベースの中間層に分類されます。3Dパッケージングでは、マイクロバンプ技術の開発により間隔寸法の縮小を目指してきましたが、現在ではハイブリッドボンディング技術（Cu-Cu直接接続方式）の採用により、1桁台の間隔寸法を実現できるようになり、この分野は大きく進歩しました。
**注目すべき主要な技術トレンド:**
1. **中間層面積の拡大：** IDTechExは以前、シリコン中間層がレチクルサイズの3倍を超えることが困難であることから、2.5DシリコンブリッジソリューションがHPCチップのパッケージングにおける主要な選択肢として、シリコン中間層に取って代わると予測していました。TSMCは、NVIDIAやGoogle、Amazonなどの大手HPC開発企業向けに2.5Dシリコン中間層を供給する主要サプライヤーであり、先日、レチクルサイズが3.5倍の第1世代CoWoS_Lの量産を発表しました。IDTechExはこの傾向が今後も続くと予想しており、主要プレーヤーを網羅したレポートでは、さらなる進歩について論じています。
2. **パネルレベルパッケージング：** 2024年台湾国際半導体展で強調されたように、パネルレベルパッケージングは重要な焦点となっています。このパッケージング方法は、より大きな中間層の使用を可能にし、より多くのパッケージを同時に製造することでコスト削減に貢献します。その可能性にもかかわらず、反り制御などの課題への対処は依然として必要です。この技術の注目度の高まりは、より大きくコスト効率の高い中間層への需要の高まりを反映しています。
3. **ガラス中間層：** ガラスは、シリコンに匹敵する微細配線を実現する有力な候補材料として浮上しており、熱膨張係数（CTE）の調整や信頼性の向上といった利点も備えています。また、ガラス中間層はパネルレベルのパッケージングにも対応しており、より低コストで高密度配線を実現する可能性を秘めているため、将来のパッケージング技術にとって有望なソリューションとなっています。
4. **HBMハイブリッド接合：** 3D銅-銅（Cu-Cu）ハイブリッド接合は、チップ間の超微細ピッチ垂直相互接続を実現するための重要な技術です。この技術は、SRAMとCPUを積層したAMD EPYCや、I/Oダイ上にCPU/GPUブロックを積層したMI300シリーズなど、様々なハイエンドサーバー製品に採用されています。ハイブリッド接合は、特に16層または20層を超えるDRAMスタックにおいて、将来のHBM技術の進歩において重要な役割を果たすことが期待されています。
5. **Co-Packaged Optical Devices (CPO):** データスループットと電力効率の向上に対する需要が高まる中、光インターコネクト技術は大きな注目を集めています。Co-Packaged Optical Devices (CPO) は、I/O帯域幅の拡張と消費電力の削減を実現する重要なソリューションとなりつつあります。従来の電気伝送と比較して、光通信には、長距離伝送における信号減衰の低減、クロストーク感度の低減、帯域幅の大幅な向上など、多くの利点があります。これらの利点により、CPOはデータ集約型でエネルギー効率の高いHPCシステムに最適な選択肢となっています。
**注目すべき主要市場:**
2.5Dおよび3Dパッケージング技術の開発を牽引する主要な市場は、間違いなく高性能コンピューティング（HPC）分野です。これらの高度なパッケージング手法は、ムーアの法則の限界を克服するために不可欠であり、単一パッケージ内により多くのトランジスタ、メモリ、相互接続を収容することを可能にします。また、チップの細分化により、I/Oブロックと処理ブロックを分離するなど、異なる機能ブロック間のプロセスノードを最適に活用できるようになり、効率性がさらに向上します。
高性能コンピューティング（HPC）に加え、他の市場も高度なパッケージング技術の導入により成長を遂げると予想されています。5Gおよび6G分野では、パッケージングアンテナや最先端のチップソリューションといったイノベーションが、無線アクセスネットワーク（RAN）アーキテクチャの未来を形作るでしょう。これらの技術は、センサースイートとコンピューティングユニットの統合をサポートし、安全性、信頼性、コンパクト性、電力・熱管理、そしてコスト効率を確保しながら、大量のデータ処理を可能にするため、自動運転車にも恩恵をもたらすでしょう。
スマートフォン、スマートウォッチ、AR/VRデバイス、PC、ワークステーションなどの民生用電子機器は、コスト重視の姿勢を崩すことなく、より小さなスペースでより多くのデータを処理することにますます注力しています。このトレンドにおいて、高度な半導体パッケージングが重要な役割を果たすでしょうが、パッケージング手法はHPCで使用されるものとは異なる可能性があります。
投稿日時: 2024年10月7日