半導体パッケージは、従来の1D PCB設計から、ウェーハレベルでの最先端の3Dハイブリッドボンディングに進化しています。この進歩により、高エネルギー効率を維持しながら、最大1000 GB/sの帯域幅を持つ、1桁のミクロン範囲での相互接続間隔が可能になります。高度な半導体パッケージングテクノロジーのコアには、2.5Dパッケージ（コンポーネントが中間層に並んで配置されている）と3Dパッケージ（垂直にアクティブチップを積み重ねる）があります。これらの技術は、HPCシステムの将来にとって重要です。
2.5Dパッケージテクノロジーには、さまざまな中間層材料が含まれ、それぞれに独自の利点と欠点があります。完全にパッシブシリコンウェーハや局所的なシリコンブリッジを含むシリコン（SI）中間層は、最高の配線機能を提供することで知られており、高性能コンピューティングに最適です。ただし、材料と製造の点で費用がかかり、包装エリアの制限があります。これらの問題を軽減するために、局所的なシリコンブリッジの使用が増加しており、領域の制約に対処しながら、細かい機能が重要であるシリコンを戦略的に採用しています。
ファンアウト成形プラスチックを使用したオーガニック中間層は、シリコンのより費用対効果の高い代替品です。誘電率が低いため、パッケージのRC遅延が減少します。これらの利点にもかかわらず、オーガニック中間層は、シリコンベースのパッケージングと同じレベルの相互接続機能削減を達成するのに苦労し、高性能コンピューティングアプリケーションでの採用を制限しています。
特に、インテルが最近ガラスベースのテスト車両パッケージングの発売に続いて、ガラスの中間層は大きな関心を集めています。ガラスは、調整可能な熱膨張係数（CTE）、高次元安定性、滑らかで平らな表面、パネル製造をサポートする能力など、いくつかの利点を提供し、シリコンに匹敵する配線機能を備えた中間層の有望な候補になります。しかし、技術的な課題は別として、ガラス中間層の主な欠点は、未熟な生態系と現在の大規模生産能力の欠如です。生態系の成熟と生産能力が向上するにつれて、半導体パッケージのガラスベースの技術は、さらなる成長と採用が見られる可能性があります。
3Dパッケージングテクノロジーに関しては、CU-CUバンプレスハイブリッドボンディングは、主要な革新的な技術になりつつあります。この高度な手法は、誘電体（SIO2など）と埋め込み金属（CU）を組み合わせることにより、永続的な相互接続を実現します。 Cu-Cuハイブリッド結合は、通常、1桁のミクロン範囲で10ミクロン未満の間隔を達成でき、約40〜50ミクロンのバンプ間隔を持つ従来のマイクロバンプテクノロジーよりも大幅な改善を表します。ハイブリッドボンディングの利点には、I/Oの増加、帯域幅の強化、3D垂直スタッキングの改善、電力効率の向上、底部充填の欠如による寄生効果の低下と熱抵抗が含まれます。ただし、このテクノロジーは製造するのに複雑であり、より高いコストがあります。
2.5Dおよび3Dパッケージングテクノロジーには、さまざまなパッケージングテクニックが含まれます。 2.5Dパッケージでは、中間層材料の選択に応じて、上の図に示すように、シリコンベース、オーガニックベース、およびガラスベースの中間層に分類できます。 3Dパッケージでは、マイクロバンプテクノロジーの開発は間隔の寸法を削減することを目的としていますが、今日では、ハイブリッドボンディングテクノロジー（直接CU-CU接続法）を採用することにより、単一桁の間隔寸法を達成でき、フィールドで大きな進歩をマークすることができます。 。
**見るべき重要な技術的傾向：**
1。**大規模な中間層領域：** Idtechexは、シリコン中間層が3倍のレチクルサイズの制限を超えることが難しいため、2.5Dシリコンブリッジ溶液がHPCチップのパッケージ化の主要な選択肢としてシリコン中間層をすぐに置き換えると予測しました。 TSMCは、NVIDIAやGoogleやAmazonなどの他の主要なHPC開発者向けの2.5Dシリコン中間層の主要サプライヤーであり、最近、3.5倍のレチクルサイズの第1世代のCOWOS_Lの大量生産を発表しました。 Idtechexは、この傾向が続くと予想しており、主要なプレーヤーをカバーするレポートでさらに進歩しています。
2。このパッケージング方法は、より大きな中間層を使用することを可能にし、より多くのパッケージを同時に生産することでコストを削減するのに役立ちます。その可能性にもかかわらず、Warpage管理などの課題に対処する必要があります。その隆起の増加は、より大きく、より費用対効果の高い仲介層に対する需要の高まりを反映しています。
3。ガラスの中間層は、パネルレベルのパッケージングとも互換性があり、より管理しやすいコストで高密度配線の可能性を提供し、将来のパッケージング技術のための有望なソリューションになります。
4。** HBMハイブリッドボンディング：** 3D銅銅（CU-CU）ハイブリッドボンディングは、チップ間の超微細ピッチ垂直相互接続を達成するための重要な技術です。このテクノロジーは、積み重ねられたSRAMおよびCPU用のAMD EPYCを含むさまざまなハイエンドサーバー製品、およびI/O DIESのCPU/GPUブロックをスタックするためのMI300シリーズで使用されています。ハイブリッドボンディングは、特に16-HIまたは20-HI層を超えるDRAMスタックの場合、将来のHBMの進歩に重要な役割を果たすことが期待されています。
5。**共同パッケージ化された光学デバイス（CPO）：**より高いデータスループットと電力効率の需要が高まっているため、光学相互接続技術はかなりの注目を集めています。共同パッケージ化された光学デバイス（CPO）は、I/O帯域幅を強化し、エネルギー消費を削減するための重要なソリューションになりつつあります。従来の電気伝達と比較して、光学通信は、長距離にわたる信号減衰の低下、クロストーク感度の低下、帯域幅の大幅な増加など、いくつかの利点を提供します。これらの利点により、CPOはデータ集約型のエネルギー効率の高いHPCシステムに理想的な選択肢となります。
**視聴する重要な市場：**
2.5Dおよび3Dパッケージングテクノロジーの開発を促進する主要市場は、間違いなく高性能コンピューティング（HPC）セクターです。これらの高度なパッケージング方法は、ムーアの法律の制限を克服するために重要であり、単一のパッケージ内でより多くのトランジスタ、メモリ、および相互接続を可能にします。チップの分解により、I/Oブロックを処理ブロックから分離するなど、さまざまな機能ブロック間のプロセスノードを最適に利用することもできます。
高性能コンピューティング（HPC）に加えて、他の市場は、高度な包装技術の採用を通じて成長を達成することも期待されています。 5Gおよび6Gセクターでは、パッケージングアンテナや最先端のチップソリューションなどの革新により、ワイヤレスアクセスネットワーク（RAN）アーキテクチャの未来が形成されます。これらのテクノロジーはセンサースイートとコンピューティングユニットの統合をサポートし、安全性、信頼性、コンパクト性、電力と熱管理、および費用対効果を確保し、大量のデータを処理するためのセンサースイートとコンピューティングユニットの統合をサポートするため、利益もあります。
コストに重点を置いているにもかかわらず、コンシューマーエレクトロニクス（スマートフォン、スマートウォン、AR/VRデバイス、PC、ワークステーションを含む）は、より小さなスペースでより多くのデータの処理にますます注力しています。高度な半導体パッケージは、この傾向で重要な役割を果たしますが、パッケージング方法はHPCで使用される方法とは異なる場合があります。
投稿時間：10月7〜2024年