半導体パッケージングは、従来の 1D PCB 設計から、ウェーハ レベルでの最先端の 3D ハイブリッド ボンディングに進化しました。この進歩により、高いエネルギー効率を維持しながら、最大 1000 GB/秒の帯域幅で 1 桁ミクロン範囲の相互接続間隔が可能になります。高度な半導体パッケージング技術の中核は、2.5D パッケージング (コンポーネントが中間層上に並べて配置される) と 3D パッケージング (アクティブ チップを垂直に積層することを含む) です。これらのテクノロジーは、HPC システムの将来にとって極めて重要です。
2.5D パッケージング技術にはさまざまな中間層材料が含まれており、それぞれに独自の長所と短所があります。完全にパッシブなシリコン ウェーハや局所的なシリコン ブリッジなどのシリコン (Si) 中間層は、最も微細な配線機能を提供することで知られており、ハイ パフォーマンス コンピューティングに最適です。ただし、材料と製造の点で高価であり、パッケージング領域の制限に直面しています。これらの問題を軽減するために、局所的なシリコン ブリッジの使用が増加しており、面積の制約に対処しながら微細な機能が重要なシリコンを戦略的に採用しています。
ファンアウト成形プラスチックを使用した有機中間層は、シリコンに代わるよりコスト効率の高い代替品です。誘電率が低いため、パッケージ内の RC 遅延が減少します。これらの利点にもかかわらず、有機中間層はシリコンベースのパッケージングと同じレベルの相互接続機能削減を達成するのに苦労しており、高性能コンピューティングアプリケーションでの採用は制限されています。
ガラス中間層は、特にインテルがガラスベースの試験車両パッケージングを最近発表したことを受けて、大きな関心を集めています。ガラスには、調整可能な熱膨張係数 (CTE)、高い寸法安定性、滑らかで平らな表面、パネル製造のサポート機能など、いくつかの利点があり、シリコンに匹敵する配線機能を備えた中間層の有望な候補となっています。しかし、技術的な課題とは別に、ガラス中間層の主な欠点は、エコシステムが未熟であることと、現在のところ大規模な生産能力が不足していることです。エコシステムが成熟し、生産能力が向上するにつれて、半導体パッケージングにおけるガラスベースの技術はさらに成長し、採用される可能性があります。
3D パッケージング技術の観点からは、Cu-Cu バンプレスハイブリッド接合が最先端の革新技術になりつつあります。この高度な技術は、誘電体材料 (SiO2 など) と埋め込み金属 (Cu) を組み合わせることにより、永久的な相互接続を実現します。 Cu-Cu ハイブリッド ボンディングは、10 ミクロン未満、通常は 1 桁ミクロンの範囲の間隔を達成できます。これは、バンプ間隔が約 40 ～ 50 ミクロンである従来のマイクロバンプ技術に比べて大幅な改善を示しています。ハイブリッド ボンディングの利点には、I/O の増加、帯域幅の強化、3D 垂直スタッキングの改善、電力効率の向上、底部充填がないことによる寄生効果と熱抵抗の低減などが含まれます。ただし、この技術は製造が複雑であり、コストが高くなります。
2.5D および 3D パッケージング技術には、さまざまなパッケージング技術が含まれます。 2.5D パッケージングでは、中間層材料の選択に応じて、上の図に示すように、シリコンベース、有機ベース、およびガラスベースの中間層に分類できます。 3D実装においては、間隔寸法の縮小を目的としたマイクロバンプ技術の開発が行われてきましたが、現在ではハイブリッドボンディング技術（Cu-Cu直接接続方式）の採用により、間隔寸法1桁が実現可能となり、この分野で大きな進歩を遂げています。 。
**注目すべき主要な技術トレンド:**
1. **中間層領域の拡大:** IDTechEx は以前、シリコン中間層がレチクル サイズの 3 倍制限を超えるのは難しいため、2.5D シリコン ブリッジ ソリューションが間もなく HPC チップのパッケージングの主な選択肢としてシリコン中間層に取って代わられるだろうと予測しました。 TSMC は、NVIDIA および Google や Amazon などの主要 HPC 開発者向けの 2.5D シリコン中間層の主要サプライヤーであり、同社は最近、3.5 倍のレチクル サイズを備えた第 1 世代 CoWoS_L の量産を発表しました。 IDTechEx は、主要企業を対象としたレポートでさらなる進歩が議論されており、この傾向が続くと予想しています。
2. **パネルレベルのパッケージング:** 2024 年の台湾国際半導体展示会で強調されたように、パネルレベルのパッケージングは重要な焦点となっています。このパッケージング方法では、より大きな中間層の使用が可能になり、より多くのパッケージを同時に製造することでコストの削減に役立ちます。その可能性にもかかわらず、反り管理などの課題にはまだ対処する必要があります。その注目度の高まりは、より大規模でコスト効率の高い中間層に対する需要の高まりを反映しています。
3. **ガラス中間層:** ガラスは、調整可能な CTE や高い信頼性などの追加の利点を備え、シリコンに匹敵する微細配線を実現するための有力な候補材料として浮上しています。ガラス中間層はパネルレベルのパッケージングにも適合し、より管理しやすいコストで高密度配線の可能性を提供し、将来のパッケージング技術にとって有望なソリューションとなります。
4. **HBM ハイブリッド ボンディング:** 3D 銅-銅 (Cu-Cu) ハイブリッド ボンディングは、チップ間の超微細ピッチ垂直相互接続を実現するための重要なテクノロジーです。このテクノロジーは、スタックされた SRAM および CPU 用の AMD EPYC や、I/O ダイ上に CPU/GPU ブロックをスタックするための MI300 シリーズなど、さまざまなハイエンド サーバー製品で使用されています。ハイブリッド ボンディングは、特に 16-Hi または 20-Hi 層を超える DRAM スタックの場合、将来の HBM の進歩において重要な役割を果たすことが期待されています。
5. **共同パッケージ化された光デバイス (CPO):** より高いデータ スループットと電力効率に対する需要の高まりに伴い、光インターコネクト テクノロジが大きな注目を集めています。同時パッケージ化された光デバイス (CPO) は、I/O 帯域幅を強化し、エネルギー消費を削減するための重要なソリューションになりつつあります。従来の電気伝送と比較して、光通信には、長距離にわたる信号減衰の低減、クロストーク感度の低減、帯域幅の大幅な増加など、いくつかの利点があります。これらの利点により、CPO はデータ集約型でエネルギー効率の高い HPC システムにとって理想的な選択肢となります。
**注目すべき主要市場:**
2.5D および 3D パッケージング技術の開発を推進する主な市場は、間違いなくハイ パフォーマンス コンピューティング (HPC) 分野です。これらの高度なパッケージング方法は、ムーアの法則の制限を克服し、単一パッケージ内により多くのトランジスタ、メモリ、相互接続を可能にするために重要です。チップの分解により、I/O ブロックを処理ブロックから分離するなど、異なる機能ブロック間でプロセス ノードを最適に利用できるようになり、効率がさらに向上します。
ハイ パフォーマンス コンピューティング (HPC) に加えて、他の市場も高度なパッケージング テクノロジの導入を通じて成長を達成すると予想されています。 5G および 6G 分野では、パッケージング アンテナや最先端のチップ ソリューションなどのイノベーションが、ワイヤレス アクセス ネットワーク (RAN) アーキテクチャの将来を形作ることになります。これらのテクノロジーは、安全性、信頼性、コンパクトさ、電力と熱の管理、費用対効果を確保しながら大量のデータを処理するためのセンサースイートとコンピューティングユニットの統合をサポートするため、自動運転車にも恩恵がもたらされます。
家庭用電化製品 (スマートフォン、スマートウォッチ、AR/VR デバイス、PC、ワークステーションなど) は、コストを重視しているにもかかわらず、より狭いスペースでより多くのデータを処理することにますます重点を置いています。パッケージング方法は HPC で使用されているものとは異なる場合がありますが、高度な半導体パッケージングがこの傾向で重要な役割を果たします。
投稿日時: 2024 年 10 月 25 日